发现心仪岗位

「星光计划」是乐鑫科技专为全球顶尖本硕博毕业生打造的招聘项目，长期开放且独立于乐鑫校园招聘，是一条通向技术前沿、快速成长的高速通道。

岗位职责

1、负责 IP/SOC/低功耗等相关开发工作；

2、根据设计需求，确定设计方案，并负责 RTL 实现；

3、协助 EDA 仿真验证，部分参与 FPGA 验证；

4、模块级时序约束、综合、STA 检查等相关工作；

5、撰写文档，协助软件验证人员解决设计问题。

任职要求

1、顶尖高校毕业生，微电子/电子信息/通信工程等相关专业；

2、具备钻研能力，对数字设计有浓厚的兴趣和热爱；

3、具有较强的学习能力和解决问题的能力，能够快速适应新技术和工具；

4、掌握数字电路设计的基础知识，了解 Verilog 或 VHDL 语言。

「星光计划」是乐鑫科技专为全球顶尖本硕博毕业生打造的招聘项目，长期开放且独立于乐鑫校园招聘，是一条通向技术前沿、快速成长的高速通道。

岗位职责

1、设计开发并优化无线协议栈，如 Wi-Fi/蓝牙/802.15.4 及其共存机制；

2、参与乐鑫 AIoT 芯片模块设计，开发软件框架与接口，验证芯片功能；

3、基于 Wi-Fi/蓝牙 SoC 和 SDK，实现 IoT 终端产品技术方案；

4、维护并优化已有 SoC 外设驱动功能，设计开发新外设驱动；

5、探索最新前沿技术，及时总结并分享各类技术问题。

任职要求

1、顶尖高校毕业生，计算机/电子信息/通信工程/自动化等相关专业；

2、精通 C 语言，具有良好的编程习惯，熟悉一种或多种脚本语言，Python 优先；

3、深入了解嵌入式相关技术，如操作系统、网络协议、自动化工具等；

4、熟悉 Wi-Fi、蓝牙、15.4（Zigbee/Thread）、UWB、Lora、NB-IoT 等网络规范；

5、熟悉常用通信外设的硬件协议，如 SPI、I2S、I2C、UART 等；

6、对单片机与协议栈开发有浓厚兴趣，有 ESP8266/ESP32 开发经验者优先。

「星光计划」是乐鑫科技专为全球顶尖本硕博毕业生打造的招聘项目，长期开放且独立于乐鑫校园招聘，是一条通向技术前沿、快速成长的高速通道。

岗位职责

乐鑫的项目管理培训生将作为多元且充满活力的国际化团队的一员，密切参与包括芯片设计、AIoT 方案的开发和交付等激动人心的项目工作。

第一阶段：项目协调

1、在项目实施过程中与项目经理紧密合作，协助需求规划，评估、开发并实施技术方案；

2、支持关键项目计划制定，推动项目实施过程，并协调团队内部和跨团队资源；

3、定期跟进项目进度，识别潜在风险，并向项目经理报告进展情况。

第二阶段：项目经理

1、独立负责研发或客户相关的项目；

2、制定项目整体计划与跟踪项，为工程师提供定期指导，以确保项目成功；

3、评估项目风险，并基于风险评估制定应急计划，控制项目质量，并确保项目按计划完成。

第三阶段：高级项目经理

1、管理大型、跨部门的复杂项目，与全球业务战略保持一致；

2、基于对技术和市场的深刻理解，积极探索合作机会并定义业务战略，推动项目落地。

任职要求

1、顶尖高校毕业生，计算机/电子信息/通信工程/自动化等相关专业；

2、熟悉一种或多种良好的脚本语言，如 C/C++/Python/Matlab 等；

3、能够创造性、主动性地分析并解决问题，在压力下高效地工作；

4、优秀的中英文书面和口头沟通表达能力，能够流利使用一门或多门其他语言优先。

Role Overview

You will develop, optimize, and demonstrate end-to-end AI applications and reference designs on the proprietary RISC-V AI SoC and SDK. This includes benchmarking, demos, and workload enablement to showcase platform capabilities and provide ready-to-use examples for developers and customers.

Key Responsibilities

1. Develop and port AI workloads (CNN, Transformer, multimodal) using PyTorch, TensorFlow, and ONNX on the SDK. 

2. Create reference designs combining compiler, runtime, and kernel components. 

3. Develop SDK demos, tutorials, and reproducible benchmarking pipelines. 

4. Optimize models for performance, accuracy, and power efficiency. 

5. Collaborate with compiler, runtime, and framework teams to debug and tune workloads. 

6. Deliver performance analysis reports and reference application repositories. 

7. Collect usability feedback from internal and external developers. 

Qualifications

1. 3–7 years of experience in AI model development, optimization, or deployment. 

2. Strong hands-on with PyTorch, TensorFlow, or ONNX Runtime. 

3. Experience running AI workloads on GPU, NPU, or heterogeneous compute systems. 

4. Strong Python skills; C++ proficiency preferred. 

Preferred Attributes

1. Familiarity with quantization, mixed precision, and compiler-based model optimization. 

2. Experience creating AI SDK demos, sample apps, or developer documentation. 

3. Understanding of CNN, transformer, and attention-based models. 

岗位职责
1、方案与版图：负责 FCBGA/FCCSP/WLCSP 等封装的架构定义、球/凸点分配（ball/bump map）、走线与基板 stack-up 规划，输出可制造的封装版图与 BOM；
2、SI/PI 与多物理场仿真：开展前/后仿流程，完成高速接口与 PDN 建模与优化（eye/jitter/IR-drop/impedance/SSN 等），并评估热-力-翘曲/应力与可靠性风险，提出设计改进；
3、协同设计（Chip-Package-System）：与芯片前后端/板级团队协作，完成 I/O 分配、封装约束回灌、板级走线规则统一与签核；
4、供应链对接落地：对接 OSAT/封装厂/基板厂/Foundry，推进 DFM/材料评估/DOE/FAI 与良率爬坡，闭环失效分析与问题整改；
5、规范与流程：编写并维护设计规范、DRC/DFM 检查清单、仿真方法学与 Release 流程，持续优化自动化脚本与数据看板；
6、前沿跟踪：跟进 WLCSP/扇入、FCBGA、2.5D/3D（含 CoWoS/InFO/Chiplet）等技术路线，结合业务提出可落地的成本/性能/良率优化建议。

任职要求
1、本科及以上学历，微电子/电子/材料/力学/热学/物理等相关专业；
2、5 年以上 IC 封装/SiP 相关经验，且有 FCBGA 或 WLCSP/FCCSP 量产或平台化经验；
3、熟练使用以下至少两类工具：

• 版图/规则：Cadence Allegro APD/SiP、Sigrity/Clarity 或同类；

• SI/PI 电磁：Ansys SIwave/HFSS/Q3D、Keysight ADS 或同类；

• 热/力学：Ansys Icepak/Mechanical、Abaqus 或同类；

• 脚本与自动化：Python/TCL（批量 DRC/报告生成/参数化建模）。

4、熟悉 JEDEC/IPC 等相关标准（如 IPC-7095 BGA 指南）、失效机理（EMI/EMC、翘曲/空洞、跌落实验、TCT/HTOL 等）与 MSL/可制造性要求；
5、具备跨团队推进与供应商管理能力，能在进度/成本/良率/风险之间做平衡与取舍；
6、良好的中英文沟通能力。

Role Overview

Define and lead the end-to-end software architecture connecting compilers, runtimes, kernels, and frameworks to the RISC-V AI SoC. You will shape not only performance and scalability but also developer experience and ecosystem interoperability, ensuring the SDK feels natural and productive for AI engineers.

Key Responsibilities

1. Design and evolve the SDK and software architecture spanning compiler, runtime, and framework layers.

2. Translate hardware capabilities into consistent, intuitive software abstractions.

3. Champion developer experience, portability, and open-ecosystem compatibility.

4. Collaborate with silicon, compiler, and framework teams to align design across layers.

5. Provide technical leadership and mentorship across software functions. 

Qualifications

1. 10+ years in heterogeneous compute software or compiler architecture. 

2. Expert in C++/Python, strong system-level design skills. 

3. Deep experience with LLVM, MLIR, or TVM; familiarity with RISC-V or GPU ecosystems. 

Preferred Attributes

1. Proven ability to architect software stacks bridging hardware and AI frameworks. 

2. Experience leading cross-functional software platform teams. 

3. Familiarity with open-source AI ecosystems (PyTorch, TensorFlow, ONNX). 

4. Strong communication and mentorship capabilities.