发现心仪岗位

Role Overview

You will develop, optimize, and demonstrate end-to-end AI applications and reference designs on the proprietary RISC-V AI SoC and SDK. This includes benchmarking, demos, and workload enablement to showcase platform capabilities and provide ready-to-use examples for developers and customers.

Key Responsibilities

1. Develop and port AI workloads (CNN, Transformer, multimodal) using PyTorch, TensorFlow, and ONNX on the SDK. 

2. Create reference designs combining compiler, runtime, and kernel components. 

3. Develop SDK demos, tutorials, and reproducible benchmarking pipelines. 

4. Optimize models for performance, accuracy, and power efficiency. 

5. Collaborate with compiler, runtime, and framework teams to debug and tune workloads. 

6. Deliver performance analysis reports and reference application repositories. 

7. Collect usability feedback from internal and external developers. 

Qualifications

1. 3–7 years of experience in AI model development, optimization, or deployment. 

2. Strong hands-on with PyTorch, TensorFlow, or ONNX Runtime. 

3. Experience running AI workloads on GPU, NPU, or heterogeneous compute systems. 

4. Strong Python skills; C++ proficiency preferred. 

Preferred Attributes

1. Familiarity with quantization, mixed precision, and compiler-based model optimization. 

2. Experience creating AI SDK demos, sample apps, or developer documentation. 

3. Understanding of CNN, transformer, and attention-based models. 

岗位职责
1、方案与版图：负责 FCBGA/FCCSP/WLCSP 等封装的架构定义、球/凸点分配（ball/bump map）、走线与基板 stack-up 规划，输出可制造的封装版图与 BOM；
2、SI/PI 与多物理场仿真：开展前/后仿流程，完成高速接口与 PDN 建模与优化（eye/jitter/IR-drop/impedance/SSN 等），并评估热-力-翘曲/应力与可靠性风险，提出设计改进；
3、协同设计（Chip-Package-System）：与芯片前后端/板级团队协作，完成 I/O 分配、封装约束回灌、板级走线规则统一与签核；
4、供应链对接落地：对接 OSAT/封装厂/基板厂/Foundry，推进 DFM/材料评估/DOE/FAI 与良率爬坡，闭环失效分析与问题整改；
5、规范与流程：编写并维护设计规范、DRC/DFM 检查清单、仿真方法学与 Release 流程，持续优化自动化脚本与数据看板；
6、前沿跟踪：跟进 WLCSP/扇入、FCBGA、2.5D/3D（含 CoWoS/InFO/Chiplet）等技术路线，结合业务提出可落地的成本/性能/良率优化建议。

任职要求
1、本科及以上学历，微电子/电子/材料/力学/热学/物理等相关专业；
2、5 年以上 IC 封装/SiP 相关经验，且有 FCBGA 或 WLCSP/FCCSP 量产或平台化经验；
3、熟练使用以下至少两类工具：

• 版图/规则：Cadence Allegro APD/SiP、Sigrity/Clarity 或同类；

• SI/PI 电磁：Ansys SIwave/HFSS/Q3D、Keysight ADS 或同类；

• 热/力学：Ansys Icepak/Mechanical、Abaqus 或同类；

• 脚本与自动化：Python/TCL（批量 DRC/报告生成/参数化建模）。

4、熟悉 JEDEC/IPC 等相关标准（如 IPC-7095 BGA 指南）、失效机理（EMI/EMC、翘曲/空洞、跌落实验、TCT/HTOL 等）与 MSL/可制造性要求；
5、具备跨团队推进与供应商管理能力，能在进度/成本/良率/风险之间做平衡与取舍；
6、良好的中英文沟通能力。